Sila gunakan pengecam ini untuk memetik atau memaut ke item ini:
https://repositori.mypolycc.edu.my/jspui/handle/123456789/8991| Tajuk: | Digital Electronics |
| : | DEE20033 |
| Pengarang: | Jabatan Kejuruteraan Elektrik (JKE) |
| Kata kunci: | Number System Logic Gates Karnaugh Map (K-Map) |
| Tarikh diterbit: | 21-Dis-2023 |
| Penerbit: | BAHAGIAN PEPERIKSAAN DAN PENILAIAN, JPPKK |
| Penerangan: | Kertas ini mengandungi LIMA (5) halaman bercetak. Bahagian A: Subjektif (4 soalan) Bahagian B: Esei (1 soalan) Dokumen sokongan yang disertakan : Lampiran 1 & Lampiran 2 : BCD Code dan ASCII Code |
| URI: | https://repositori.mypolycc.edu.my/jspui/handle/123456789/8991 |
| Muncul dalam Koleksi: | Exam Paper Collections |
| Fail | Penerangan | Saiz | Format | |
|---|---|---|---|---|
| JKE_DEE20033 DIGITAL ELECTRONICS_21 DISEMBER 2023.pdf | 1.78 MB | Adobe PDF |  Lihat/buka |
Item di DSpace dilindungi oleh hak cipta, dengan semua hak dilindungi, kecuali dinyatakan sebaliknya.